Chiffreurs réseau post-quantiques FPGA pour les opérateurs d'importance vitale et les infrastructures critiques européennes.
Cryptosphere est née d'un constat simple : les chiffreurs réseau actuels ne survivront pas à l'informatique quantique. Nous concevons et fabriquons des chiffreurs post-quantiques accélérés par FPGA pour les OIV et les infrastructures critiques européennes.
Le marché du chiffrement réseau est dominé par des acteurs américains et israéliens. La souveraineté cryptographique européenne ne peut pas dépendre de boîtes noires dont on ne contrôle ni le code, ni les clés, ni la chaîne d'approvisionnement. La menace quantique impose une rupture technologique, pas un simple patch sur l'existant.
C'est cette rupture que nous construisons depuis notre laboratoire de Rouen : des chiffreurs FPGA capables de protéger de 1 Gbps à plusieurs dizaines de Tbps de trafic, avec une cryptographie résistante aux ordinateurs quantiques. Du code 100 % Rust, des algorithmes recommandés ANSSI, certifiés en France.
Notre laboratoire de Rouen couvre l'intégralité du cycle d'intégration, du développement firmware à la validation en rack opérationnel.
Firmware Rust et logique FPGA développés en parallèle. Chaque commit déclenche le pipeline de tests — analyse statique, tests unitaires, conformité ANSSI. Le code est revu avant chaque merge.
Assemblage des accélérateurs FPGA dans leurs châssis serveur. Validation thermique et électrique, puis test de débit à 800 Gbps par accélérateur. Chaque unité reçoit un procès-verbal de recette avant de passer au staging.
Banc de test IPsec complet avec tunnels ML-KEM chiffrés bout-en-bout. On teste la charge, le failover et la zéroisation d'urgence. L'environnement de staging est un miroir exact de la configuration qui sera certifiée.
La configuration logicielle et matérielle est figée. La cible de sécurité est rédigée au format ANSSI-CSPN-NOTE-09. Les fournitures d'évaluation et les fournitures cryptographiques sont préparées, puis livrées au CESTI pour évaluation.
Notre processus de développement et de livraison est conçu dès l'origine pour répondre aux exigences d'évaluation de l'ANSSI. Chaque étape — du code source à la livraison client — est documentée, tracée et reproductible.
Le périmètre d'évaluation, les biens sensibles, les menaces et les fonctions de sécurité sont décrits dans un document formel au format ANSSI-CSPN-NOTE-09. C'est le point de départ de toute évaluation CSPN.
Le CESTI agréé reçoit l'ensemble des fournitures : spécifications fonctionnelles, architecture de sécurité, guides d'installation et d'administration, procédures de test et rapport de tests du développeur.
Conformes au référentiel ANSSI-CC-CRY-P-01, couvrant les 4 axes : algorithmes (ML-KEM-1024, AES-256-GCM, ML-DSA-87), protocoles (IKEv2/IPsec avec échange de clés PQ-hybride), gestion des clés et générateur d'aléa.
Accès au code source contrôlé physiquement et logiquement. Les outils de développement sont identifiés et documentés. L'environnement est prêt pour une visite ANSSI (ANSSI-CC-NOTE-02).
Tout le code est en Rust — pas d'obfuscation, pas de code mort. L'analyse statique tourne à chaque commit. Chaque exigence de sécurité est traçable du document au code au test. Conforme ANSSI-CC-NOTE-26.
Veille CVE continue. Processus de correction documenté avec délais d'engagement. Avis de sécurité publiés si nécessaire. Plan de maintenance conforme ANSSI-CC-MAI-P-01.
Chaque version est identifiée et reproductible. L'intégrité est vérifiée par SHA-256 à chaque étape du build. Le firmware livré au CESTI est le même que celui en production — bit pour bit.
Chaque équipement livré passe par : vérification d'intégrité firmware, procès-verbal de recette signé, scellés inviolables sur le châssis. Le numéro de série est lié à la configuration logicielle exacte.
Tout le code est en Rust — firmware, agents, PKI, orchestration. Pas de C, pas de C++. Les vulnérabilités mémoire sont éliminées par construction.
Algorithmes NIST, recommandés ANSSI : ML-KEM-1024, ML-DSA-87, AES-256-GCM. Implémentations auditables, licence EUPL-1.2. Zéro composant propriétaire dans le chemin cryptographique.
Chaque commit déclenche les tests de conformité ANSSI, les régressions IPsec/PKI/zéroisation, et les vecteurs KAT NIST pour chaque algorithme.
Architecture AllEyes : le CPU hôte ne voit jamais les clés. Le FPGA chiffre en isolation matérielle complète. Zéroisation < 1 seconde.
Parcours de 20+ ans en infrastructure critique, systèmes et réseaux.
« La menace quantique n'est pas un scénario de science-fiction à horizon 2040. Les données interceptées aujourd'hui seront déchiffrées dès qu'un ordinateur quantique suffisamment puissant existera. Nous construisons le bouclier maintenant, pas après. »
Notre écosystème de partenaires couvre l'ensemble de la chaîne de valeur.
Accélérateurs de chiffrement matériel
Plateformes de référence certifiées
Sécurité matérielle et connectivité
Infrastructure SecNumCloud
Certification ANSSI CSPN / CC
Audit, preuve de concept ou déploiement — nous adaptons notre approche à votre maturité.